



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant : Koji Iketani et al.
Serial No. :
Filed : July 6, 2001
Title : SEMICONDUCTOR DEVICE MANUFACTURING METHOD

Art Unit : Unknown
Examiner : Unknown

Commissioner for Patents
Washington, D.C. 20231

S. Stevenson
002
10-3-01

TRANSMITTAL OF PRIORITY DOCUMENT UNDER 35 USC §119

Applicant hereby confirms his claim of priority under 35 USC §119 from the following application(s):

· Japan Application No. 2000-206305 filed July 7, 2000

A certified copy of each application from which priority is claimed is submitted herewith.

Please apply any charges or credits to Deposit Account No. 06-1050.

Respectfully submitted,

Date: July 6, 2001

Samuel Borodach

Samuel Borodach
Reg. No. 38,388

Fish & Richardson P.C.
45 Rockefeller Plaza, Suite 2800
New York, NY 10111
Telephone: (212) 765-5070
Facsimile: (212) 258-2291

30058513.doc

CERTIFICATE OF MAILING BY EXPRESS MAIL

Express Mail Label No. EF353814230US

I hereby certify under 37 CFR §1.10 that this correspondence is being deposited with the United States Postal Service as Express Mail Post Office to Addressee with sufficient postage on the date indicated below and is addressed to the Commissioner for Patents, Washington, D.C. 20231.

July 6, 2001
Date of Deposit

Francisco Robles

Signature

Francisco Robles
Typed or Printed Name of Person Signing Certificate

日 本 国 特 許 庁
JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2000年 7月 7日

出 願 番 号

Application Number:

特願2000-206305

出 願 人


Applicant(s):

三洋電機株式会社

2001年 6月20日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3058074

【書類名】 特許願

【整理番号】 KAA1000037

【提出日】 平成12年 7月 7日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 23/28

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
社内

【氏名】 池谷 浩司

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
社内

【氏名】 谷 孝行

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
社内

【氏名】 渋谷 隆生

【発明者】

【住所又は居所】 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社
社内

【氏名】 兵藤 治雄

【特許出願人】

【識別番号】 000001889

【氏名又は名称】 三洋電機株式会社

【代表者】 近藤 定男

【代理人】

【識別番号】 100111383

【弁理士】

【氏名又は名称】 芝野 正雅

【連絡先】 電話 0 3 - 3 8 3 7 - 7 7 5 1 法務・知的財産部 東京事務所

【手数料の表示】

【予納台帳番号】 013033

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9904451

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置の製造方法

【特許請求の範囲】

【請求項 1】 複数の搭載部を有する基板の該搭載部の各々に半導体チップを固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、前記基板を前記樹脂層を当接させて粘着シートに貼り付け、ダイシングおよび測定を前記粘着シートに貼り付けられた状態で行うことを特徴とする半導体装置の製造方法。

【請求項 2】 前記粘着シートは周辺を金属枠に固定されていることを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 3】 前記粘着シートには複数の前記基板が貼り付けられていることを特徴とする請求項 2 記載の半導体装置の製造方法。

【請求項 4】 複数の搭載部を有する基板の該搭載部の各々に半導体チップを固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、前記基板を前記樹脂層を当接させて粘着シートに貼り付け、ダイシングおよび測定を前記粘着シートに貼り付けられた状態で行い、更に前記粘着シートに貼り付けられた半導体素子を直接キャリアテープに収納することを特徴とする半導体装置の製造方法。

【請求項 5】 前記粘着シートは周辺を金属枠に固定されていることを特徴とする請求項 4 記載の半導体装置の製造方法。

【請求項 6】 前記粘着シートには複数の前記基板が貼り付けられていることを特徴とする請求項 5 記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は半導体装置の製造方法に関し、特にリードレスによりパッケージ外形を縮小して実装面積を低減し、大幅なコストダウンが可能な半導体装置の製造方法に関する。

【0002】

【従来の技術】

半導体装置の製造においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。このリードフレームには短冊状あるいはフープ状のフレームが用いられており、いずれにしても 1 回の封止工程で複数個の半導体装置が同時に封止されている。

【0003】

図 1 2 は、トランスファーモールド工程を示す。トランスファーモールド工程では、ダイボンド、ワイヤボンドにより半導体チップ 1 が固着されたリードフレーム 2 を、上下金型 3 A、3 B で形成したキャビティ 4 の内部に設置し、キャビティ 4 内にエポキシ樹脂を注入することにより、半導体チップ 1 の封止が行われる。このようなトランスファーモールド工程の後、リードフレーム 2 を各半導体チップ 1 毎に切断して、個別の半導体装置が製造される（例えば特開平 0 5 - 1 2 9 4 7 3 号）。

【0004】

この時、図 1 3 に示すように、金型 3 B の表面には多数個のキャビティ 4 a ～ 4 f と、樹脂を注入するための樹脂源 5 と、ランナー 6、及びランナー 6 から各キャビティ 4 a ～ 4 f に樹脂を流し込むためのゲート 7 とが設けられている。これらは全て金型 3 B 表面に設けた溝である。短冊状のリードフレームであれば、1 本のリードフレームに例えば 1 0 個の半導体チップ 1 が搭載されており、1 本のリードフレームに対応して、1 0 個のキャビティ 4 と 1 0 本のゲート 7、及び 1 本のランナー 6 が設けられる。そして、金型 3 表面には例えばリードフレーム 2 0 本分のキャビティ 4 が設けられる。

【0005】

図 1 4 は、上記のトランスファーモールドによって製造した半導体装置を示す。トランジスタ等の素子が形成された半導体チップ 1 がリードフレームのアイランド 8 上に半田等のろう材 9 によって固着実装され、半導体チップ 1 の電極パッドとリード 1 0 とがワイヤ 1 1 で接続され、半導体チップ 1 の周辺部分が上記キ

ャビティの形状に合致した樹脂 1 2 で被覆され、樹脂 1 2 の外部にリード端子 1 0 の先端部分が導出されたものである。

【 0 0 0 6 】

【発明が解決しようとする課題】

従来のパッケージでは、外部接続用のリード端子 1 0 を樹脂 1 2 から突出させるので、リード端子 1 0 の先端部までの距離を実装面積として考慮しなくてはならず、樹脂 1 2 の外形寸法より実装面積の方が遥かに大きくなるという欠点がある。

【 0 0 0 7 】

また、従来のトランスファーモールド技術では、圧力をかけ続けた状態で硬化させることから、ランナー 6 とゲート 7 においても樹脂が硬化し、このランナー 6 等に残った樹脂は廃棄処分となる。そのため、上記のリードフレームを用いた手法では、製造すべき半導体装置個々にゲート 7 を設けるので、樹脂の利用効率が悪く、樹脂の量に対して製造できる半導体装置の個数が少ないという欠点があった。

【 0 0 0 8 】

更に、トランスファーモールド後はリードフレームから微小パッケージの個別の半導体装置に分離されるので、測定やテーピング時に表裏の判別やリードの位置などで極めて取り扱いが難しく作業性が大幅に悪化する欠点があった。

【 0 0 0 9 】

【課題を解決するための手段】

本発明は、上述した各事情に鑑みて成されたものであり、複数の搭載部を有する基板の該搭載部の各々に半導体チップを固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、前記基板を前記樹脂層を当接させて粘着シートに貼り付け、ダイシングおよび測定を前記粘着シートに貼り付けられた状態で行うことにより、個別の半導体装置に分離することなく粘着シートで一体に支持された状態で測定を行うことに特徴を有する。

【 0 0 1 0 】

また本発明では、複数の搭載部を有する基板の該搭載部の各々に半導体チップ

を固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、前記基板を前記樹脂層を当接させて粘着シートに貼り付け、ダイシングおよび測定を前記粘着シートに貼り付けられた状態で行い、更に前記粘着シートに貼り付けられた半導体素子を直接キャリアテープに収納することにより、キャリアテープに収納するまで個別の半導体装置に分離することなく粘着シートで一体に支持された状態で作業を行えることに特徴を有する。

【 0 0 1 1 】

【発明の実施の形態】

以下に本発明の実施の形態を詳細に説明する。

【 0 0 1 2 】

本発明の第 1 の工程は、図 1 から図 3 に示すように、複数の搭載部を有する基板を準備することにある。

【 0 0 1 3 】

まず図 1 に示すように、1 個の半導体装置に対応する搭載部 2 0 を複数個分、例えば 1 0 0 個分を 1 0 行 1 0 列に縦横に配置した大判の基板 2 1 を準備する。基板 2 1 は、セラミックやガラスエポキシ等からなる絶縁基板であり、それらが 1 枚あるいは数枚重ね合わされて、合計の板厚が 2 0 0 ～ 3 5 0 μ m と製造工程における機械的強度を維持し得る板厚を有している。

【 0 0 1 4 】

基板 2 1 の各搭載部 2 0 の表面には、タングステン等の金属ペーストの印刷と、金の電解メッキによる導電パターンが形成されている。また、基板 2 1 の裏面側には、外部接続電極としての電極パターンが形成されている。

【 0 0 1 5 】

図 2 (A) は基板 2 1 の表面に形成した導電パターンを示す平面図、図 2 (B) は基板 2 1 の断面図である。

【 0 0 1 6 】

点線で囲んだ各搭載部 2 0 は、例えば長辺×短辺が 1 . 0 m m × 0 . 8 m m の矩形形状を有しており、これらは互いに 2 0 ～ 5 0 μ m の間隔を隔てて縦横に配置されている。前記間隔は後の工程でのダイシングライン 2 4 となる。導電パタ

ーンは、各搭載部 2 0 内においてアイランド部 2 5 とリード部 2 6 を形成し、これらのパターンは各搭載部 2 0 内において同一形状である。アイランド部 2 5 は半導体チップを搭載する箇所であり、リード部 2 6 は半導体チップの電極パッドとワイヤ接続する箇所である。アイランド部 2 5 からは 2 本の第 1 の連結部 2 7 が連続したパターンで延長される。これらの線幅はアイランド部 2 5 よりも狭い線幅で、例えば 0. 1 m m の線幅で延在する。第 1 の連結部 2 7 はダイシングライン 2 4 を超えて隣の搭載部 2 0 のリード部 2 6 に連結する。更に、リード部 2 6 からは各々第 2 の連結部 2 8 が、第 1 の連結部 2 7 とは直行する方向に延在し、ダイシングライン 2 4 を越えて隣の搭載部 2 0 のリード部 2 4 に連結する。第 2 の連結部 2 8 は更に、搭載部 2 0 群の周囲を取り囲む共通連結部 2 9 に連結する。このように第 1 と第 2 の連結部 2 7、2 8 が延在することによって、各搭載部 2 0 のアイランド部 2 5 とリード部 2 6 とを電氣的に共通接続する。これは金等の電解メッキを行う際に、共通電極とするためである。

【 0 0 1 7 】

図 2 (B) を参照して、絶縁基板 2 1 には、各搭載部 2 0 毎にスルーホール 3 0 が設けられている。スルーホール 3 0 の内部はタングステンなどの導電材料によって埋設されている。そして、各スルーホール 3 0 に対応して、裏面側に外部電極 3 1 を形成する。

【 0 0 1 8 】

図 3 は、基板 2 1 を裏面側から観測して外部電極 3 1 a ~ 3 1 d のパターンを示した平面図である。これらの外部電極 3 1 a、3 1 b、3 1 c、3 1 d は、搭載部 2 0 の端から 0. 0 5 ~ 0. 1 m m 程度後退されており、且つ各々が独立したパターンで形成されている。にもかかわらず、電氣的には各スルーホール 3 0 を介して共通連結部 2 9 に接続される。これにより、導電パターンを一方の電極とする電解メッキ法ですべての導電パターン上に金メッキ層を形成することが可能となる。また、ダイシングライン 2 4 を横断するのは線幅が狭い第 1 と第 2 の連結部 2 7、2 8 だけに行うことができる。

【 0 0 1 9 】

本発明の第 2 の工程は、図 4 に示すように、搭載部の各々に半導体チップを固

着し、ワイヤーボンディングすることにある。

【 0 0 2 0 】

金メッキ層を形成した基板 2 1 の各搭載部 2 0 毎に、半導体チップ 3 3 をダイボンド、ワイヤボンドする。半導体チップ 3 3 はアイランド部 2 5 表面に A g ペーストなどの接着剤によって固定し、半導体チップ 3 3 の電極パッドとリード部 3 2 a、3 2 b とを各々ワイヤ 3 4 で接続する。半導体チップ 3 3 としては、バイポーラトランジスタ、パワー M O S F E T 等の 3 端子の能動素子を形成している。バイポーラ素子を搭載した場合は、アイランド部 2 5 に接続された外部電極 3 1 a、3 1 b がコレクタ端子であり、リード部 2 6 に各々接続された外部電極 3 1 c、3 1 d がベース・エミッタ電極となる。

【 0 0 2 1 】

次に、本発明の第 3 の工程は、図 5 に示すように、基板の上を樹脂層で被覆し、各搭載部に固着した半導体チップの各々を共通の樹脂層で被覆することにある。

【 0 0 2 2 】

図 5 (A) に示すように、基板 2 1 の上方に移送したディスペンサ (図示せず) から所定量のエポキシ系液体樹脂を滴下 (ポッティング) し、すべての半導体チップ 3 3 を共通の樹脂層 3 5 で被覆する。例えば一枚の基板 2 1 に 1 0 0 個の半導体チップ 3 3 を搭載した場合は、1 0 0 個全ての半導体チップ 3 3 を一括して被覆する。前記液体樹脂として例えば C V 5 7 6 A N (松下電工製) を用いた。滴下した液体樹脂は比較的粘性が高く、表面張力を有しているので、その表面が湾曲する。

【 0 0 2 3 】

続いて図 5 (B) に示すように、滴下した樹脂層 3 5 を 1 0 0 ~ 2 0 0 度、数時間の熱処理 (キュア) にて硬化させた後に、湾曲面を研削することによって樹脂層 3 5 の表面を平坦面に加工する。研削にはダイシング装置を用い、ダイシングブレード 3 6 によって樹脂層 3 5 の表面が基板 2 1 から一定の高さに揃うように、樹脂層 3 5 表面を削る。この工程では、樹脂層 3 5 の膜厚を 0 . 3 ~ 1 . 0 m m に成形する。平坦面は、少なくとも最も外側に位置する半導体チップ 3 3 を

個別半導体装置に分離したときに、規格化したパッケージサイズの樹脂外形を構成できるように、その端部まで拡張する。前記ブレードには様々な板厚のものが準備されており、比較的厚めのブレードを用いて、切削を複数回繰り返すことで全体を平坦面に形成する。

【 0 0 2 4 】

また、滴下した樹脂層 3 5 を硬化する前に、樹脂層 3 5 表面に平坦な成形部材を押圧して平坦且つ水平な面に成形し、後に硬化させる手法も考えられる。

【 0 0 2 5 】

次に、本発明の第 4 の工程は、図 6 に示すように、基板 2 1 を樹脂層 3 5 を当接させて粘着シート 5 0 を貼り付けることにある。

【 0 0 2 6 】

図 6 (A) に示すように、基板 2 1 を反転し、樹脂層 3 5 の表面に粘着シート 5 0 (たとえば、商品名: UV シート、リンテック株式会社製) を貼り付ける。先の工程で樹脂層 3 5 表面を平坦且つ基板 2 1 表面に対して水平の面に加工したことによって、樹脂層 3 5 側に貼り付けても基板 2 1 が傾くことなく、その水平垂直の精度を維持することができる。

【 0 0 2 7 】

図 6 (B) に示すように、ステンレス製のリング状の金属枠 5 1 に粘着シート 5 0 の周辺を貼り付け、粘着シート 5 0 の中央部分には 6 個の基板 2 1 が間隔を設けて貼り付けられる。

【 0 0 2 8 】

次に、本発明の第 5 の工程は、図 7 に示すように、基板の裏面側から、搭載部毎に、基板と樹脂層とをダイシングして、個々の半導体装置に分離することにある。

【 0 0 2 9 】

図 7 (A) に示すように、搭載部 2 0 毎に基板および樹脂層 3 5 を切断して各々の半導体装置に分離する。切断にはダイシング装置のダイシングブレード 3 6 を用い、ダイシングライン 2 4 に沿って樹脂層 3 5 と基板 2 1 とを同時にダイシングすることにより、搭載部 2 0 毎に分割した半導体装置を形成する。ダイシン

グ工程においては前記ダイシングブレード 3 6 がダイシングシート 5 0 の表面に到達するような切削深さで切断する。この時には、基板 2 1 の裏面側からも観測可能な合わせマーク（例えば、基板 2 1 の周辺部分に形成した貫通孔や、金メッキ層の一部）をダイシング装置側で自動認識し、これを位置基準として用いてダイシングする。また、電極パターン 3 1 a、3 1 b、3 1 c、3 1 d やアイランド部 2 5 がダイシングブレード 3 6 に接しないパターン設計としている。これは、金メッキ層の切断性が比較的悪いので、金メッキ層のバリが生じるのを極力防止する事を目的にしたものである。従って、ダイシングブレード 3 6 と金メッキ層とが接触するのは、電氣的導通を目的とした第 1 と第 2 の接続部 2 7、2 8 のみである。

【 0 0 3 0 】

図 7（B）に示すように、金属枠 5 1 に周辺を貼り付けられた粘着シート 5 0 に貼り付けられた複数枚の基板 2 1 は 1 枚ずつダイシングライン 2 4 を認識して、ダイシング装置で縦方向の各ダイシングライン 2 4 に従って分離され、続いて金属枠 5 1 を 9 0 度回転させて横方向の各ダイシングライン 2 4 に従って分離される。ダイシングにより分離された各半導体装置は粘着剤で粘着シート 5 0 にそのままの状態では指示されており、個別にバラバラに分離されない。

【 0 0 3 1 】

次に、本発明の第 6 の工程は、図 8 に示すように、粘着シート 5 0 に一体に支持された各半導体装置の特性の測定が行われる。

【 0 0 3 2 】

図 8（A）に示すように、粘着シート 5 0 に一体に支持された各半導体装置の基板 2 1 を裏面側に露出した外部電極 3 1 a ～ 3 1 d にプローブ 5 2 を当てて、各半導体装置の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。

【 0 0 3 3 】

図 8（B）に示すように、金属枠 5 1 には複数枚の基板 2 1 が貼り付けられており、ダイシング工程のままの状態では個別の半導体装置を支持しているので、測定は金属枠 5 1 を 1 個の半導体装置のサイズ分だけ縦方向および横方向にピッチ

送りをすることで、極めて容易に且つ大量に行える。すなわち、半導体装置の表裏の判別および外部電極のエミッタ、ベース、コレクタ等の種別の判別も不要にできる。

【 0 0 3 4 】

更に、本発明の第 7 の工程は、図 9 に示すように、粘着シート 5 0 に一体に支持された各半導体装置を直接キャリアテープ 4 1 に収納することにある。

【 0 0 3 5 】

図 9 (A) に示すように、粘着シート 5 0 に一体に支持された測定済みの各半導体装置は良品のみを識別してキャリアテープ 4 1 の収納孔に吸着コレット 5 3 により粘着シートから離脱させて収納する。

【 0 0 3 6 】

図 9 (B) に示すように、金属枠 5 1 には複数枚の基板 2 1 が貼り付けられており、ダイシング工程のままの状態で個別の半導体装置を支持しているので、キャリアテープ 4 1 に収納には金属枠 5 1 を 1 個の半導体装置のサイズ分だけ縦方向および横方向にピッチ送りをすることで、極めて容易に且つ大量に行える。

【 0 0 3 7 】

図 1 0 は本工程で用いるキャリアテープの (A) 平面図 (B) A A 線断面図 (C) B B 線断面図を示す。テープ本体 4 1 は膜厚が 0. 5 ~ 1. 0 m m、幅が 6 ~ 1 5 m m、長さが数十 m にも及ぶ帯状の部材であり、素材は段ボールのような紙である。テープ本体 4 1 には一定間隔で貫通孔 4 2 が穿設される。また、テープ本体 4 1 を一定間隔で送るための送り孔 4 3 が形成されている。該貫通孔 4 2 と送り孔 4 3 は金型などの打ち抜き加工によって形成される。テープ本体 4 1 の膜厚と貫通孔 4 2 の寸法は、梱包すべき電子部品 4 0 を収納できる大きさに設計される。

【 0 0 3 8 】

テープ本体 4 1 の裏面側には、透明なフィルム状の第 1 のテープ 4 4 が貼り付けられて貫通孔 4 2 の底部を塞いでいる。テープ本体 4 1 の表面側には、同じく透明なフィルム状の第 2 のテープ 4 5 が貼り付けられて貫通孔 4 3 の上部を塞いでいる。第 2 のテープ 4 5 は側部近傍の接着部 4 6 でテープ本体 4 1 と接着され

ている。また、第 1 のテープ 4 4 も第 2 のテープ 4 5 と同様の箇所でテープ本端 4 1 に接着されている。これらの接着は、フィルム上部から接着部 4 6 に対応する加熱部を持つ部材で熱圧着する事によって行われており、両者共にフィルムを引っ張ることによって剥離することが可能な状態の接着である。

【 0 0 3 9 】

最後に図 1 1 は、上述の工程によって完成された各半導体装置を示す斜視図である。パッケージの周囲 4 側面は、樹脂層 3 5 と基板 2 1 の切断面で形成され、パッケージの上面は平坦化した樹脂層 3 5 の表面で形成され、パッケージの下面は絶縁基板 2 1 の裏面側で形成される。

【 0 0 4 0 】

この半導体装置は、縦×横×高さが、例えば、1. 0 mm×0. 6 mm×0. 5 mm のとき大きさを有している。基板 2 1 の上には 0. 5 mm 程度の樹脂層 3 5 が被覆して半導体チップ 3 3 を封止している。半導体チップ 3 3 は約 1 5 0 μ m 程度の厚みを有する。アイランド部 2 5 とリード部 2 6 はパッケージの端面から後退されており、第 1 と第 2 の接続部 2 7、2 8 の切断部分だけがパッケージ側面に露出する。

【 0 0 4 1 】

外部電極 3 1 a ~ 3 1 d は基板 2 1 の 4 隅に、0. 2 × 0. 3 mm 程度の大きさで配置されており、パッケージ外形の中心線に対して左右（上下）対象となるようなパターンで配置されている。この様な対称配置では電極の極性判別が困難になるので、樹脂層 3 5 の表面側に凹部を形成するか印刷するなどして、極性を表示するマークを刻印するのが好ましい。

【 0 0 4 2 】

上述した製造方法によって形成された半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、リードフレームを用いないので、従来のトランスファーモールド手法に比べて、パッケージ外形を大幅に小型化することができる。更に、外部接続用の端子が基板 2 1 の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型

化できるものである。

【 0 0 4 3 】

更に、上記の製造方法は、基板 2 1 側でなく樹脂層 3 5 側に粘着シート 5 0 を貼り付けてダイシングを行っている。例えば基板 2 1 側に貼り付けた場合は、素子を剥離したときに粘着シート 5 0 の粘着剤が電極パターン 3 1 a ~ 3 1 d の表面に付着してしまう。このような粘着剤が残った状態で素子を自動実装装置に投入すると、実装時における電極パターン 3 1 a ~ 3 1 d の半田付け性を劣化させる危険がある。また、電極パターン 3 1 a ~ 3 1 d 表面にゴミが付着することによる弊害も危険される。本発明によれば、樹脂層 3 5 側に貼り付けることによってこれらの弊害を解消している。

【 0 0 4 4 】

更に、樹脂層 3 5 側に粘着シート 5 0 を貼り付けるに際して、樹脂層 3 5 の表面を水平且つ平坦面に加工することによって、基板 2 1 側に粘着シート 5 0 を貼り付けた場合と同じ垂直水平精度を維持することができる。

【 0 0 4 5 】

尚、上記実施例は 3 端子素子を封止して 4 個の外部電極を形成した例で説明したが、例えば 2 個の半導体チップを封止した場合や、集積回路を封止した場合も同様にして実施することが可能である。

【 0 0 4 6 】

【発明の効果】

本発明によれば、第 1 に、樹脂層で被覆した後に、金属枠に周辺を貼り付けた粘着シートに複数の基板を貼り付けてから、ダイシング工程および測定工程をそのままの状態で行えるので、微小パッケージ構造に拘わらず極めて量産性に富んだ半導体装置の製造方法が実現できる。

【 0 0 4 7 】

第 2 に、キャリアテープへの収納も金属枠に周辺を貼り付けた粘着シートに複数の基板を貼り付けた状態で直接できるので、各半導体装置は微小パッケージでも基板の状態での取り扱いができ、極めて量産性に富んだ半導体装置の製造方法が実現できる。

【 0 0 4 8 】

第 3 に、上述した製造方法によって形成された半導体装置は、多数個の素子をまとめて樹脂でパッケージングするので、個々にパッケージングする場合に比べて、無駄にする樹脂材料を少なくでき、材料費の低減につながる。また、リードフレームを用いないので、従来のトランスファーマールド手法に比べて、パッケージ外形を大幅に小型化することができる。更に、外部接続用の端子が基板 2 1 の裏面に形成され、パッケージの外形から突出しないので、装置の実装面積を大幅に小型化できるものである。このために極めて環境を配慮した製品が提供できる。

【 0 0 4 9 】

第 4 に、本発明に依ればリードフレームを用いないので、トランスファーマールド装置が不要となり、更にこの装置で用いるパッケージ形状毎の金型も不要となる省資源型の製造ラインが実現できる。

【 0 0 5 0 】

第 5 に、ダイシング工程から測定工程、テーピング工程まで金属枠に固定された粘着シートで処理できるので、この間の製造で用いる治具類は金属枠のみで足り、製造ラインの短縮化も実現でき、ダイシングからテーピングまでを 1 つの製造装置で連続して行えることも可能である。

【図面の簡単な説明】

【図 1】

本発明の製造方法を説明するための斜視図である

【図 2】

本発明の製造方法を説明するための（A）平面図（B）断面図である。

【図 3】

本発明の製造方法を説明するための平面図である。

【図 4】

本発明の製造方法を説明するための断面図である。

【図 5】

本発明の製造方法を説明するための（A）断面図（B）断面図である。

【図 6】

本発明の製造方法を説明するための（A）断面図（B）平面図である。

【図 7】

本発明の製造方法を説明するための（A）断面図（B）平面図である。

【図 8】

本発明の製造方法を説明するための（A）断面図（B）平面図である。

【図 9】

本発明の製造方法を説明するための（A）断面図（B）平面図である。

【図 1 0】

本発明の製造方法を説明するための（A）平面図（B）断面図（C）断面図である。

【図 1 1】

本発明の製造方法を説明するための（A）斜視図（B）斜視図である。

【図 1 2】

従来例を説明するための断面図である。

【図 1 3】


従来例を説明するための平面図である。

【図 1 4】

従来例を説明するための断面図である。


【書類名】 図面

【図 1】




【図 2】


(A)




(B)




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図8】



【図 9】




【図 1 0】




【図 11】


(A)




(B)




【図 1 2】



【図 1 3】



【図 1 4】



【書類名】 要約書

【要約】

【課題】 トランスファーモールド後はリードフレームから微小パッケージの個別の半導体装置に分離されるので、測定やテーピング時に表裏の判別やリードの位置などで極めて取り扱いが難しく作業性が大幅に悪化する欠点があった。

【解決手段】 本発明は、複数の搭載部を有する基板の該搭載部の各々に半導体チップを固着し、前記各搭載部に固着した前記半導体チップの各々を共通の樹脂層で被覆した後に、前記基板を前記樹脂層を当接させて粘着シートに貼り付け、ダイシングおよび測定を前記粘着シートに貼り付けられた状態で行うことにより、個別の半導体装置に分離することなく粘着シートで一体に支持された状態で測定を行うことに特徴を有する。

【選択図】 図 6

出 願 人 履 歴 情 報

識別番号 [0 0 0 0 0 1 8 8 9]

1. 変更年月日 1 9 9 3 年 1 0 月 2 0 日
[変更理由] 住所変更
住 所 大阪府守口市京阪本通 2 丁目 5 番 5 号
氏 名 三洋電機株式会社